PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-143570

(43) Date of publication of application: 28.05.1999

(51)Int.CI.

G06F 1/04

(21)Application number: 09-308592

(71)Applicant: KAWASAKI STEEL CORP

(22)Date of filing:

11.11.1997


(72)Inventor: HAYASHI HIROYUKI

(54) CLOCK STOP SIGNAL GENERATION CIRCUIT FOR LSI

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a clock stop signal generation circuit for an LSI capable of shifting the LSI into a low power consumption mode without needing a dedicated external pin or an internal register. SOLUTION: This circuit 10 monitors the states of more than two signals S1 to SN which are separately inputted

than two signals S1 to SN which are separately inputted from an input pin or a directional pin in an input state, detects whether or not all of more than two signals S1 to SN stop for more than a prescribed fixed time and generates a sleep flag SLP in accordance with it to control the operation or stop of an internal clock signal that is supplied to an internal circuit in accordance with the state of the sleep flag SLP.



LEGAL STATUS

[Date of request for examination]

10.11.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-143570

(43)公開日 平成11年(1999)5月28日

(51) Int.Cl.⁶

G06F 1/04

職別記号 301 FΙ

G06F 1/04

301C

審査請求 未請求 請求項の数3 OL (全 6 頁)

(21)出願番号

特願平9-308592

(71)出顧人 000001258

川崎製鉄株式会社

(22)出願日 平成9年(1997)11月11日

兵庫県神戸市中央区北本町通1丁目1番28

兮

(72) 発明者 林 博之

東京都千代田区内幸町2丁目2番3号 川

崎製鉄株式会社東京本社内


(74)代理人 弁理士 渡辺 望稔 (外1名)

(54) 【発明の名称】 LSIのクロック停止信号生成回路

(57)【要約】

【課題】専用の外部ピンや内部レジスタを必要とすることなく、LSIを低消費電力モードに移行させることができるLSIのクロック停止信号生成回路を提供すること。

【解決手段】入力ビンまたは入力状態の双方向ビンから各々入力される2本以上の信号の状態をモニターし、これら2本以上の信号の全てが所定の一定時間以上停止しているか否かを検出し、これに応じてスリープフラグを生成し、このスリープフラグの状態に応じて、内部回路に供給される内部クロック信号の動作または停止を制御するようにしたことにより、上記課題を解決する。



10

【特許請求の範囲】

【請求項1】入力ピンまたは入力状態の双方向ピンから 各々入力される少なくとも2本の信号の状態をモニター し、前記少なくとも2本の信号の全てが所定の一定時間 以上停止しているか否かを検出し、これに応じてスリー プフラグを生成する状態モニター回路と、前記スリープ フラグの状態に応じて、内部回路に供給される内部クロ ック信号の動作または停止を制御するクロック停止回路 とを有することを特徴とするLSIのクロック停止信号 生成回路.

【請求項2】前記少なくとも2本の信号の全てが停止し ている時間に応じて、複数のスリープフラグを生成する ことを特徴とする請求項1に記載のLSIのクロック停 止信号生成回路。

【請求項3】請求項1または2に記載のしSIのクロッ ク停止信号生成回路であって、前記モニターする信号を 各々グループ分けし、前記LSIのクロック停止信号生 成回路を複数個設けることによって、複数のスリープフ ラグを生成することを特徴とするLSIのクロック停止 信号生成回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、内部回路に供給さ れる内部クロック信号を動作させるか、あるいは、停止 させるかを制御するLSIのクロック停止信号生成回路 に関するものである。

[0002]

【従来の技術】近年、携帯電話やノートパソコン等の電 池駆動の携帯電子機器の普及に伴って、LSIの低消費 電力化が重要な課題の1つになっている。例えば、СМ 30 ○S-LSⅠは、素子の構造上、基本的に低消費電力で あるが、システム機器の中で特定の動作に寄与していな い期間中は、低消費電力モードとして、状態マシンやメ モリアクセス等の内部動作を停止させたり、さらには内 部クロック信号を停止させているものもある。

【0003】例えば、特開平8-221148号公報に は、操作者が、待機状態時に低消費電力モードに移行す るか否か、および、キータッチや呼出信号などの外部入 力がない状態で、どれだけ時間がたったら低消費電力モ 作者によって設定された時間が経過した時に、LSIの 内部回路へのクロック信号の供給を停止し、低消費電力 モードに移行させるようにした情報処理装置が開示され ている。

【0004】また、特開平9-200026号公報に は、内部回路を複数の機能ブロックに分割し、切り替え ピンから、動作させる機能ブロックの組合せを示す複数 の切り替え信号を入力することによって、これら複数の 機能ブロックの内、動作させる機能ブロックについては クロック信号が供給され、動作させない機能ブロックに 50 を生成するのが好ましい。

ついては、クロック信号の供給が停止されるようにした LSI論理回路が開示されている。

【0005】また、特開平5-61576号公報には、 内部回路がアイドル状態になった場合に、内部回路から 出力される状態遷移信号を検出し、この状態遷移信号が 検出されてからの経過時間を計数し、この経過時間が、 予め設定された時間設定データを越えたときに、内部回 路に供給されるクロック信号の周波数を下げるように制 御するようにした半導体集積回路装置およびその電力制 御方法が開示されている。

【0006】このように、LSIの消費電力を削減する ための従来の技術としては、例えばLSI外部のハード ウェアによって、LSIに供給されるクロック信号を停 止したり、あるいは、専用の外部ピンを介してLSIを 低消費電力モードに移行させ、その内部クロックが停止 されるようにしたり、CPUからのソフトウェアの命令 によってLSIの内部レジスタを設定し、LSIを低消 費電力モードに移行させたりしている。

【0007】しかしながら、上述する各公報に開示の各 20 種装置や方法においては、LSIの外部から、LSIを 低消費電力モードに移行させるための各種設定や解除の 指示を、例えば外部ピンを経て直接的に、あるいは、内 部レジスタ等を使用して間接的に行う必要がある。この ため、CPUのソフトウェアや外付けハードウェアによ る制御が必要となってコスト高になるし、きめ細かい消 費電力制御ができない等の問題点があった。

[0008]

【発明が解決しようとする課題】本発明の目的は、前記 従来技術に基づく問題点をかえりみて、専用の外部ピン や内部レジスタを必要とすることなく、LSIを低消費 電力モードに移行させることができるLSIのクロック 停止信号生成回路を提供することにある。

[0009]

【課題を解決するための手段】上記目的を達成するため に、本発明は、入力ピンまたは入力状態の双方向ピンか ら各々入力される少なくとも2本の信号の状態をモニタ ーし、前記少なくとも2本の信号の全てが所定の一定時 間以上停止しているか否かを検出し、これに応じてスリ ープフラグを生成する状態モニター回路と、前記スリー ードに移行するかを設定し、外部入力がない状態で、操 40 プフラグの状態に応じて、内部回路に供給される内部ク ロック信号の動作または停止を制御するクロック停止回 路とを有することを特徴とするLSIのクロック停止信 号生成回路を提供するものである。

> 【0010】 ことで、前記少なくとも2本の信号の全て が停止している時間に応じて、複数のスリープフラグを 生成するのが好ましい。また、上記LSIのクロック停 止信号生成回路であって、前記モニターする信号を各々 グループ分けし、前記LSIのクロック停止信号生成回 路を複数個設けることによって、複数のスリープフラグ

[0011]

【発明の実施の形態】以下に、添付の図面に示す好適実 施例に基づいて、本発明のLSIのクロック停止信号生 成回路を詳細に説明する。

【0012】図1は、本発明のLSIのクロック停止信 号生成回路の一実施例の構成概念図である。同図に示す ように、本発明のLSIのクロック停止信号生成回路 1 0は、入力される複数の信号をモニターすることによっ て、低消費電力モードに移行することができるか否かを 検出し、内部回路に供給される内部クロック信号の動作 10 または停止を制御するもので、基本的に、状態モニター 回路12、および、クロック停止回路14を有する。

【0013】LSIのクロック停止信号生成回路10に おいて、状態モニター回路12は、入力される複数の信 号の状態をモニターし、これら全ての信号が所定の一定 時間以上停止しているか否かを検出し、これに応じてス リープフラグSLPを生成する。状態モニター回路12 には、入力ピンを介して複数の信号S1, S2, …, S N、および、クロック入力ピンを介してクロック信号C プフラグSLPが出力されている。

【0014】状態モニター回路12によってモニターす る信号は少なくとも2本であればよく、その本数に上限 はないが、例えばアドレス信号等をモニターするのが好 ましい。なお、上記実施例では、入力ピンから入力され る信号をモニターしているが、本発明はこれに限定され ず、例えば入力状態の双方向ピンから入力される信号で もよいし、これらのピンから入力される信号の組合せで あってもよいし、あるいは、内部回路で生成される信号 を含んでいてもよい。

【0015】ここで、図2に、状態モニター回路の一実 施例の構成回路図を示す。図示例の状態モニター回路 1 2は、状態遷移検出回路16、カウンタ18、スリープ フラグ生成用レジスタ20等を有する。状態遷移検出回 路16は、モニターする各々の信号S1、S2、…、S Nの状態遷移を検出するもので、モニターする各々の信 号S1, S2, …, SNに対応して1対1に設けられて いる。

【0016】図2の状態遷移検出回路16は、フリップ フロップ22, 24およびENORゲート26を有し、 フリップフロップ22,24のデータ入力端子には、各 々モニターする信号、フリップフロップ22の出力信号 が入力され、そのクロック入力端子にはともにクロック 信号CLKが入力されている。また、ENORゲート2 6には、フリップフロップ22,24の出力信号が入力 され、その出力信号は、ANDゲート28およびNAN Dゲート30に入力されている。

【0017】各々の状態遷移検出回路16において、モ ニターする信号S1, S2, …, SNが、ハイレベルか らローレベル、または、ローレベルからハイレベルに遷 50 【0023】スリープフラグ生成用レジスタ20は、図

移したことが検出された場合、ENORゲート26から は、クロック信号CLKの1周期分の時間に相当するパ ルス幅を持つローレベルのパルスが出力される。これに 対し、信号S1、S2、…、SNが停止していることが 検出された場合、ENORゲート26の出力信号はハイ レベルに保持される。

【0018】すなわち、ANDゲート28、NANDゲ ート30からは、全てのENORゲート26の出力信号 がハイレベル、すなわち、全ての信号S1、S2、…、 SNが停止していることが検出された場合にのみ、各々 ハイレベル、ローレベルが出力され、少なくとも1つの ENORゲート26の出力信号がローレベル、すなわ ち、少なくとも1つの信号S1, S2, …, SNが遷移 したことが検出された場合には、各々ローレベル、ハイ レベルが出力される。

【0019】また、カウンタ18は、クリア入力端子C LRに入力される信号によってクリアされ、イネーブル 入力端子ENに入力される信号によって、予め設定され ている一定のカウント数になるまでクロック信号CLK LKが入力され、状態モニター回路12からは、スリー 20 をカウントする。カウンタ18のイネーブル入力端子E N、クリア入力端子CLR、クロック入力端子には、各 々ANDゲート28の出力信号、NANDゲート30の 出力信号、クロック信号CLKが入力されている。

> 【0020】カウンタ18は、NANDゲート30の出 力信号のハイレベルによってクリアされ、図示例におい ては、その出力信号COがローレベルとされる。また、 カウンタ18は、NANDゲート30の出力信号がロー レベル、なおかつ、ANDゲート28の出力信号がハイ レベルの場合、クロック信号CLKをカウントし、予め 設定されている一定のカウント数になるまでカウントし た時点で、図示例では、その出力信号COがハイレベル に保持される。

【0021】なお、カウンタ18によってカウントされ るクロック信号CLKのカウント数は、状態遷移検出回 路16によって、全ての信号S1,S2,…,SNが停 止していることが検出された後、次に述べるスリープフ ラグ生成用レジスタ20によって、スリープフラグSL Pがセットされるまでの時間に相当するものである。 従 って、このカウント数を適宜決定することによって、き 40 め細かい消費電力制御を行うことができる。

【0022】スリープフラグ生成用レジスタ20は、セ ット入力端子Sに入力される信号によってセットされ、 リセット入力端子Rに入力される信号によってリセット されるスリープフラグSLPを生成する。スリープフラ グ生成用レジスタ20のセット入力端子S、リセット入 力端子R、クリア入力端子には、各々カウンタ18の出 力信号CO、NANDゲート30の出力信号、外部ピン を経て入力されるLSI全体のリセット信号RSTNが 入力されている。

示例においては、リセット信号RSTNのローレベルに よってクリアされ、スリープフラグSLPがローレベル にリセットされる。また、スリープフラグ生成用レジス タ20は、カウンタ18の出力信号のハイレベルによっ て、スリープフラグSLPがハイレベルにセットされ、 NANDゲート30の出力信号のハイレベルによって、 スリープフラグSLPがローレベルにリセットされる。 【0024】すなわち、図2の状態モニター回路12に おいては、入力ピンから入力される各々の信号S1, S 移検出回路16によって検出され、全ての信号S1, S 2, …, SNが停止していることが検出された場合、カ ウンタ18によって、予め設定された一定のカウント数 までクロック信号CLKがカウントされた後、スリープ フラグ生成用レジスタ20によってスリープフラグSL Pがセットされる。

【0025】続いて、クロック停止回路14は、スリー プフラグSLPの状態に応じて、内部回路に供給される 内部クロック信号の動作または停止を制御する。クロッ ク停止回路14には、クロック信号CLK、および、状 20 態モニター回路12から出力されるスリープフラグSL Pが入力され、クロック停止回路 14 からは、このLS Iのクロック停止信号生成回路 10以外の内部回路に供 給される内部クロック信号が出力されている。

【0026】 ことで、図3に、クロック停止回路の一実 施例の構成回路図を示す。図3のクロック停止回路14 は、フリップフロップ32およびANDゲート34を有 する。フリップフロップ32のデータ入力端子、クロッ ク入力端子には各々スリープフラグSLP、クロック信 号CLKが入力され、ANDゲート34には、フリップ 30 フロップ32の出力信号およびクロック信号CLKが入 力され、ANDゲート34からは、内部クロック信号が 出力されている。

【0027】図3のクロック停止回路14において、ス リープフラグSLPは、クロック信号CLKの立ち下が りでフリップフロップ32に保持される。図示例の場 合、フリップフロップ32に保持されたスリープフラグ SLPがハイレベルである場合、内部クロック信号は強 制的にローレベルとされ、スリープフラグSLPがロー レベルである場合、クロック信号CLKが、ANDゲー ト34を介して内部クロック信号として内部回路に供給 される。

【0028】本発明のLSIのクロック停止信号生成回 路10は、基本的に以上のような構成のものである。な お、上記実施例では、図2および図3に示す具体的な回 路構成を例示して、状態モニター回路12およびクロッ ク停止回路14について説明したが、本発明において、 状態モニター回路12およびクロック停止回路14の具 体的な回路構成は何ら限定されるものではない。

ながら、本発明のLSIのクロック停止信号生成回路の 動作について説明する。ととで、図4は、本発明のLS Iのクロック停止信号生成回路の動作を表す一実施例の タイミングチャートである。

【0030】本発明のLSIのクロック停止信号生成回 路10において、各々の入力ピンから入力される信号S 1, S2, …, SNは、これに各々対応する状態遷移検 出回路16によって常にモニターされている。図4のタ イミングチャートに示すように、各々の状態遷移検出回 2. …, SNの状態遷移が、これに各々対応する状態遷 10 路16によって、全ての信号S1, S2, …, SNが停 止していることが検出された場合、全てのENORゲー ト26の出力信号はハイレベルに保持される。

> 【0031】 これによって、ANDゲート28、NAN Dゲート30の出力信号は各々ハイレベル、ローレベル となり、カウンタ18によって、クロック信号CLKの カウントが開始される。カウンタ18によって、予め設 定された一定のカウント数(nT)までクロック信号C LKがカウントされると、カウンタ18の出力信号CO がハイレベルとなり、スリープフラグ生成用レジスタ2 Oがセットされ、スリープフラグSLPがハイレベルに セットされる。

> 【0032】続いて、スリープフラグSLPのハイレベ ルは、クロック信号CLKの立ち下がりでクロック停止 回路14のフリップフロップ32に保持され、これによ って、内部クロック信号は、ANDゲート34によって 強制的にローレベルに保持される。このように、本発明 においては、低消費電力モードとして、内部回路に供給 される内部クロックを停止することによって、内部回路 の一切の動作が停止され、その消費電力を低減させると とができる。

> 【0033】その後、信号S1, S2, …, SNの内の 少なくとも1つが遷移したことが検出された場合、EN ORゲート26の出力信号はローレベルになる。これに よって、ANDゲート28、NANDゲート30から は、各々ローレベル、ハイレベルが出力され、カウンタ 18の出力信号COがクリアされてローレベルとなり、 スリープフラグ生成用レジスタ20がNANDゲート3 0の出力信号によってリセットされ、スリープフラグS LPはローレベルになる。

【0034】続いて、スリープフラグSLPのローレベ ルは、クロック信号CLKの立ち下がりでクロック停止 回路14のフリップフロップ32に保持され、これによ って、クロック信号CLKが、ANDゲート34を介し て内部クロック信号として内部回路に供給される。これ により、内部回路は動作を再開する。本発明のLSIの クロック停止信号生成回路 10は、基本的に以上のよう に動作する。

【0035】以上、本発明のLSIのクロック停止信号 生成回路について詳細に説明したが、本発明は上記実施 【0029】次に、図4のタイミングチャートを参照し 50 例に限定されず、本発明の主旨を逸脱しない範囲におい

(5)

て、種々の改良や変更をしてもよいのはもちろんであ る。

【0036】例えば、カウンタに予め複数のカウント数 を設定しておき、これら複数のカウント数に応じて複数 のスリープフラグを生成し、LSI内部で複数の低消費 電力モードを発生させてもよいし、モニターする信号を 各々グループ分けし、本発明のLSIのクロック停止信 号生成回路を複数個設けることによって、複数のスリー プフラグSLPを生成し、LSI内部で複数の低消費電 カモードを発生させてもよいし、あるいは、これらを組 10 み合わせてもよい。

[0037]

【発明の効果】以上詳細に説明した様に、本発明のLS 1のクロック停止信号生成回路は、入力ピンまたは入力 状態の双方向ビンから各々入力される2本以上の信号の 状態をモニターし、これら2本以上の信号の全てが所定 の一定時間以上停止しているか否かを検出し、これに応 じてスリープフラグを生成し、このスリープフラグの状 態に応じて、内部回路に供給される内部クロック信号の 動作または停止を制御するようにしたものである。との 20 20 スリープフラグ生成用レジスタ ように、本発明のLSIのクロック停止信号生成回路に よれば、複数の信号をモニターすることによって、低消 費電力モードに移行させることができるかどうかを自発 的に判断しているため、LSIの外部から、低消費電力 モードに移行させるための各種設定や解除の指示を直接 的あるいは間接的に行う必要が全くなく、CPUのソフ トウェアや外付けハードウェアによる制御を不要のもの*

*とすることができるため、そのためのコストを削減する ことができるし、自発的に判断して低消費電力モードに 移行させているため、きめ細かい消費電力制御を行うと とができる。

【図面の簡単な説明】

【図1】 本発明のLSIのクロック停止信号生成回路 の一実施例の構成概念図である。


【図2】 本発明のLSIのクロック停止信号生成回路 の状態モニター回路の一実施例の構成回路図である。

【図3】 本発明のLSIのクロック停止信号生成回路 のクロック停止回路の一実施例の構成回路図である。


【図4】 本発明のLSIのクロック停止信号生成回路 の動作を表す一実施例のタイミングチャートである。 【符号の説明】

- 10 LSIのクロック停止信号生成回路
- 12 状態モニター回路
- 14 クロック停止回路
- 16 状態遷移検出回路
- 18 カウンタ
- - 22, 24, 32 フリップフロップ
 - 26 ENORゲート
 - 28.34 ANDゲート
 - 30 NANDゲート
 - S1, S2, ..., SN 信号
 - CLK クロック信号
 - SLP スリープフラグ


【図1】



【図2】



【図3】



[図4]

